前言：多核处理器在理论上是一种以数字信号来处理信息的处理器，也是数字化世界发展中的重要芯片。在高嵌入式处理器不断发展的背景下，越来越多的平台采用HM-PU进行高性能的数字计算处理。而多核处理器在结构上同时具有两个或两个以上的不同构架处理器内核，在结构上具有较强的针对性，因此常常应用于一些特殊的行业领域。但由于行业内对核处理器需要进行频繁的信息交换，因此也使核间的通信效率急速下降，严重制约系统的高质量处理能力。
一、多核处理器概述
处理器曾在二十世纪九十年代与PC应用性能共同发展，但随着时代与科技的进步，PC性能受到各种因素的影响已经跟不上处理器的性能发展。除此之外，处理器在随着时间的推移上，自身矛盾也被明显的显示出来。单核处理器的功耗问题十分严重，已经无法满足发展需要。因此，出现了多核处理器的发展。在多核处理器当中，每个内核都相对简单，在性能上也没有特别突出，但它的功耗非常低，只有传统8微处理器的百分之十，并且通过内核的并行处理以及高速缓存的支持，在整体上提高了多核处理器的性能。多核处理器在结构上是指一块处理器里含有两个或多个内核，他们彼此之间用高速总线进行连接。并且他能够将一些单线程的处理器集中于同一个内核中，或者并行多线程处理器核心统一执行，这也是它的主要特征。通过这样的便携式方法让多个线程同时执行并实现计算后，可以让运行器的速度得到很大的提升。此外，正是由于一个处理器中聚集了多个内核，内核间的通信较少，因此提高了信息传输速度。这样多核处理器也将具有更大的灵活性以及功能性，还有利于功耗的大幅度降低。多核处理器的产生被认为是具有划时代意义的变革。
二、核间通信技术发展现状
在未来多核处理器的数百个处理器内核中，面临的数据通信量将会十分的庞大，因此也对通信宽带提出了更高的要求。在多核处理器的SoC设计当中，虽然每个核心都在各自执行自己的代码，但是不同的内核之间也可能需要进行数据的同步和资源共享。现有的多核处理器的核间通信机制还用于多个线程之间的数据通讯和处理器内核之间的同步，这对整个系统性能的影响十分强烈。针对核间通信机制来说，当前技术中的多核处理器中主要有三种通讯方式。最主要的就是总线共享的通讯形式，这类互连方式又可以分为单总线、多总线以及层次化总线，在SoC的总设计当中总线共享的通信机制是一种常见的方式，这类方法已经得到广泛的应用，并且在我国很多高校当中也针对设计中的共享总线结构进行研究。为了保证总设计中有较高的数据通讯共享传递利用率，每个内核在结构中都有机会获得共享资源，因此出现了共享总线中的仲裁器。但是这种仲裁器在设计上存在一些弊端，由于一个仲裁器当中的一个芯片有很多的部件，在同一时间内只能接受一个部件作为主设备占用总线，无法提高整个设计的性能，共享总线的互联问题以及功耗消耗都会随着芯片的扩大而凸显出来，达不到更好的通讯效果，还需要进行更深层次的研究，保障多核处理器中通信机制的稳定发展【1】。
三、核间通信优化目标及策略
随着大数据时代发展的到来，我国在物联网以及人工智能技术的发展上都得到了更高的发展。在芯片技术高速发展的背景下，要想实现多核处理器通信技术的提升并应用于多的内核上，就必须优化其内核构架，提升多核处理器的整体性能。因此在通信机制的实际操作上首先要达到具有可靠性的目标，这是因为在设计多核处理器内核通信机制的过程当中，要从全方位来考虑内核的特性，发挥其自身优势，让通信机制在二者结合的基础上，减少进程间通信的时间，带来更高的可靠性。其次就是要提升多核处理器的可扩展性，这是因为多核处理器中的内核分为单核、双核、多核等个数，不同的处理器之间发挥的效率具有明显的差异性，具备充分的可扩展性能够让通信机制适用于不同内核数量的处理器，保障通信机制的延展性。
所以在实际的通信机制的设置上，首先要基于共享内存的地址进行映射通信。在多核处理器的内核地质区域内，存放每个进程的地址表数据，并在进程进行通信的过程中，利用页表消息查询到的通信地址，得到相应的数据，提高核间通信机制的传递效率。其次在多核处理器的结构当中，寄存器处于最关键的部位，因此在通信过程中，可以利用寄存器作为消息传输的媒介，由总系统自动调配对应的接收方，并在收到通知后对寄存器进行信息读取，提升进程间的通信效率，达到多核处理器核间通信传递的目标【2】。
结论：
综上所述，在多核处理器出现之前，大多数的芯片厂商都依靠提高单核处理器性能为主频。随着工艺技术的不断进步发展，高嵌入式多核处理器的应用范围逐渐扩大，大众对处理器的需求也在逐渐增长，这种高嵌入式的多核处理器已经成为处理器中的主流。因此，优化多核处理器的通信结构成为行业发展的必然趋势。另外，从优化多核处理器通信的角度来说，提升模型预测精度与预测数据之间存在一定的联系，当样本度较差且均值较高时，那么模型的预测精准度就偏低。在这种情况下，虽然每个多核处理器芯片都各自执行不同的指令，但每个核心间都需要进行数据的共享与同步，保障多核处理器的通信性能，实现核间通信技术。
参考文献：
[1]尹传伟. 基于TILE-Gx36多核处理器的HEVC多路视频并行编码技术的研究与应用[D].南京邮电大学,2019.DOI:10.27251/d.cnki.gnjdc.2019.000199.
[2]张文祥. 基于Tilera多核处理器的HEVC多路视频流并行解码方法的设计与实现[D].南京邮电大学,2019.DOI:10.27251/d.cnki.gnjdc.2019.000482.
