引言：在高速电路设计过程当中，由于反射、串扰、辐射、 电磁干扰等问题的影响，使得逻辑信号出现失真的情况，从而造成信号的完整性降低，进一步延缓高速电路设计的发展速度。因此，在高速电路设计过程当中，必须考虑到信号的完整性。目前为止，我国的高速电路设计过程当中提升信号完整性的方法还是存在着一定的困难，这是因为对其分析方法和实践均不够完善，除此之外还因为其处在探索的阶段。所以本文主要对高速电路设计过程当中信号完整性进行了研究与分析。

一、高速电路设计中的信号完整性的概念

信号完整性是指通过特定的线路将信号从一个输入端传送至接收机后，所传送的波形是否完整，并将信号在线路中传送时的时序及电压进行比较。若将电路中的信号按一定的时序、持续时间及电压幅值传送至集成电路，则说明电路的信号完整性较好；反之，当观测到的信号波形不能正确地反映时，则会认为其信号的完整性存在一定的问题。信号的完整性具体是指当互连线与电压、电流波形相互作用时，信号的电学参数对产品性能的影响。在实践应用过程当中，信号完整性问题即是对信号噪声的探讨。信号的完整性已经引起了高速电路工程师和设计工作人员的广泛关注。

其中将信号完整性噪音问题的来源主要分为以下四大类：

1、来自单个网络的信号品质；

2、多个网络之间的串扰；

3、电力系统接地分配过程当中发生轨道塌陷；

4、高速电路系统的电磁干扰以及辐射等。

在现有的高速电路系统中，由于高速信号占据了很大的比例，其工作机制也比较复杂。没有办法像传统的处理方法来靠经验解决问题了。如果采用冗余的思路进行设计，必然会增加线路的成本。在高速电路不断发展的今天，信号的完整输入与输出是整个高速电路设计的核心问题之一。^【1】

二、高速电路设计中的信号完整性的主要分类

（一）、反射

在高速电路信号系统中，产生反射的原因是多种多样的，如果线路的布线不均匀，会引起线路的阻抗不连续性，或者线路的阻抗不一致，就会使线路的两端产生一定的电压，然后再被反射，进而产生振动。如何准确地计算传输线的特征阻抗，关键在于准确地计算反射系数以及反射电压。

传输线的特征阻抗由传输线的铜厚度、宽度、传输线与接地的距离和 pcb的板材（也就是介电常数）来确定的。

在高速电路信号系统中，走线不对称是导致系统反射的主要原因之一。信号间的耦合干扰可归结为电容性干扰。这种干扰的产生是因为我们的线路没有达到理想线路的状态，这是因为在实际使用过程中线路上存在着许多电容和电感器的原因。

在信号发生反射时，通常存在以下几种常见的信号失真问题。

1、讯号震动，原本平坦的讯号，会变得不稳定。

2、信号有过冲、上升、下降或有回沟的产生

3、逻辑级阈值的多次被逾越，从而造成逻辑功能的混乱。

（二）、串扰

在高速电路信号系统中，大部分的反射都是单独的信号，地面回路也是如此，这种情况对信号的影响并不大。信号的改变会导致周围的电磁场的改变，在距离太近的情况下，两种不同的信号会产生串扰。在高速电路信号系统中，信号速率为 Ghz时，其上升、下降时间均在 ps级，信号中的高频成分也十分丰富，因此，在信号线路间存在着大量的寄生电容和电感，它们很容易构成环路，从而产生串扰，进一步影响到我们所需的基本信号。在实际高速电路设计过程当中，串扰是无法彻底消除的，因此，在设计时只要把串扰控制在系统的容许范围内即可。^【2】

由此可知，串扰是高速电路线路中干扰信号完整性的一个重要问题。PCB板层参数、信号线间距、源端和负荷端的电特性等因素均会对其产生干扰。增加两条传输线的间距，让传输线与地面保持紧密的联系，可以降低干扰的影响。

三、提升高速电路设计中的信号完整性的措施

（一）、消除反射的措施

在高速电路系统中，反射会产生很大的负面影响。为了尽可能地减少反射对系统的不利影响，一般有3种处理方式。

1、降低系统频率，使得传输线在下一次信号到达前达到稳定状态。该方法通常用于不需要高速的电路中。

2、减少印刷电路板的线长。把反射调至稳定状态的时间缩短了。这是每一位设计师都要考虑到的问题，但是这样做会增加 PCB的数量，增加设计成本。

3、将被动元件连接到传输线的上端，以达到输出线路与负荷、源端之间的阻抗匹配，从而使源端或负荷端的反射率为0或接近0。从和消除源或加载的一方的反射。不管是在理论上，还是在实践中，这都是最好的解决办法。^【3】

（二）、减少串扰的措施

1、在满足系统的设计需求时，尽可能选择低转速的设备和边缘翻转速率低的设备，以减少信号改变的频率，减少串扰的产生

2、如果配线空间许可，应加大导线间的间隔，在高速信号的设计中，应遵循3 W的原则，即导线与导线的宽度应保持3倍以上。针对单个信号，应采取埋地架设隔离带的方式，以消除信号的干扰。

结束语：

综上所述，随着我国社会经济水平的不断提高，人们的生活质量越来越高，进而使得人们在日常生活生产中对于高速电路的设计要求越来越高，进一步使得高速电路设计中的信号完整性的问题越来越被人们所重视，但是高速电路设计发展到目前为止其信号完整性还是存在一定的问题，为了更好的解决反射与串扰对高速电路设计信号完整性的干扰，本文基于此对高速电路设计的信号完整性进行了分析研究，以期推动我国的高速电路设计行业的发展。

参考文献：

[1]王雪坤. 高速电路设计中的信号完整性分析[D].苏州大学,2013.

[2]朱园园.高速电路设计中的信号完整性研究[J].电子技术与软件工程,2015(20):36.

[3]顾菘.高速电路中的信号完整性分析[J].电子设计工程,2011,19(16):134-136.