一种多进制LDPC编译码器硬件的实现方法
张亚林1,2,3 树玉泉1,2,3 张金涛1,2,3 魏海涛1,2,3 张万玉4
1.卫星导航系统与装备技术国家重点实验室；2.河北省卫星导航技术与装备工程技术研究中心；3.中国电子科技集团公司第五十四研究所；4.陆军北京军代局驻石家庄地区军代室
摘要: 多进制LDPC码比二进制LDPC码性能更加优异,但编译码算法较为复杂,近几年针对复杂的校验节点的更新计算多位学者提出了多种改进算法。提出基于查表法实现直接编码算法,以TMM译码算法为基础,对其译码性能进行Matlab仿真验证,基于硬件实现提出多个关键模块的优化设计方案,最终实现的编译码器资源消耗小、吞吐量大。应用结果表明,该方法实现的编译码器性能与仿真结果一致,设计方案正确、可行。
关键词:
多进制低密度奇偶校验；查表法；TMM译码算法；现场可编程门阵列；
多进制低密度奇偶校验；查表法；TMM译码算法；现场可编程门阵列
