摘要: 针对高速跳频通信系统的需求,设计并实现了一款工作在C波段、带宽为1 GHz、步进为3 MHz的宽带频率源。该频率源采用DDS激励PLL方案,用FPGA控制DDS实现低频段的小步进跳频,再用乒乓式锁相环进行倍频得到最终输出。采用2路DDS基准时钟来保证杂散指标,并对跳频时间和相位噪声等指标进行简单预算,得到整个系统最大跳频时间小于1μs,相位噪声优于-106 dBc/Hz/10 kHz,杂散优于-60 dBc。