引言
当前，伴随着超高速 IC技术的快速发展，印制电路板（PCB）设计技术得到了飞速的发展。在印刷电路板的设计中，层压结构是印刷电路板设计的关键环节，其设计直接影响到印刷电路板的综合性能。其中，层状结构主要是指层状结构的总层数、层状厚度以及层状结构之间的相互关系。因此，本文首先对 PCB的堆层结构展开了详细的分析，并着重分析了在不同堆层结构下，电源、地及信号层的相对位置对电源完整性的影响。在无线通讯中，由于 PCB中的所有元件均与 PDN相连，而 PDN作为其供电完整性设计的关键环节，其供电完整性设计一直是业界的研究热点。一个良好的电源分配网络的设计，需要能够为负载芯片提供稳定的电源供应，而电源的完整性是其设计的终极目标。在此基础上，利用 PowerSI软件对电路板的 PDN阻抗进行了模拟；通过模拟计算，证明了该方案是可行的和合理的。
一、电源分配网络与电源噪声
（一）电源分配网络组成
传统的配电系统由稳压源/DC-DC转换器（VRM）、去耦电容（包括本体电容、表贴去耦电容、嵌入式电容）、电源基座面（positive surface）、芯片电源导轨（pin support）等组成。由于各个部分的电荷输运效率不一样，所以有一种速率级别的差别。稳压器作为最大的电荷存储与传输源，为电路供电，主要由去耦合电容器与接地电容器所储存的电荷以及集成电路所需的电能构成。但是，调压器的输入寄生电感过大，导致调压器的响应时间较长，无法实现1 MHz或更高频率的调压器。地面供电是整个系统中最大的一环，可以为每秒钟提供几十纳秒的高速电流，而在此之前，还必须通过一套功率分配系统才行。
（二）电源噪声的产生
在一个芯片中，由数以万计的晶体管构成了门电路，组合逻辑，寄存器，计数器，延时线，状态机等逻辑函数。由于芯片的高度集成，其内部的晶体管数目不断增加。由于芯片的外接线数很少，因此无法为每个晶体管分别配置独立的电源插线。由于外接电路与内接电路形成了一个共同的供电结点，所以内接电路的工作状态变化势必会导致电路中的功率噪声传播[1]。
电力系统供电噪音的成因是多方面的。首先，电压稳定器的输出是不稳定的，存在着波动。这是由于电压稳定器本身所致，当电压稳定器选择了电压稳定器后，就会被接收，而不会被设计人员所控制。其次，电压稳定器不能及时地对负荷的迅速改变做出反应，从而影响了系统的性能。稳压器功率芯片可以感应到输出电压的变化，然后调节输出电流，将输出电压调节到额定的输出值。对配电系统的电压控制提出了从 DC至1 GHz波段的电压控制要求，而目前已有的电压控制电路无法满足这样的要求。最后，电压下降是由负荷暂变电流引起的，跨越了供电线路和接地线路。PCB上的电路线路，不管是全功率面或功率引线，都难免有阻抗。在多层板中，一般都会有一个完全的电源面与接地面，电压稳定器的输出会先进入电源面，然后电流会通过电源面，最后抵达负载的插针。接地通路与供电通路相似，只是电流通路变为接地平面。全面的阻抗虽然很小，但是是真实的。若采用导线代替平板，则通路阻抗较大。在供电通路中，作为负载芯片电源引脚的电压轨迹崩溃，而在接地通路中，作为负载芯片接地引脚的电势与基准接地电势不同。
二、PCB的叠层结构设计
电路板的层数为电源层数、地层层数、信号层数之和。在决定总的层数的时候，要综合考虑单板电源和地的种类、信号线的密集程度、板级的工作频率，特别是高频部分、比较敏感的信号的特殊布线需求、单板性能指标的要求、成本以及电磁兼容指标等因素。
电源层的数量取决于电源层的类型。若印刷电路板仅需一台功率机，单层功率机即可。若由多个电源提供电力，则应将其分成两类：一是各不相交的，则可采用电力层划分的方式；二是当供电系统彼此交叉时，则需同时设计两个或两个以上供电平面[2]。
地面的层数根据供电、信号层的不同而不同，应符合下列条件。一是重要的供电层位必须与相应的地层邻接，以保证供电的完整性；二是重要的讯号，如钟表，一些高频，高速的讯号，要求有邻近的层位；三是元件下端通常都有一块完全的地面。
在实际应用中，对电路板上的电路板进行了详细的分析，并对其进行了详细的分析。工程师们要对软件的版图和布线密度进行设计，然后与板级工作频率、单板性能指标、有特殊布线要求的信号数量相结合，来估算出所需的信号层数量。
三、PCB的电源完整性设计
（一）PDN基本结构及分析
在电力系统的供电完整性问题中，功率分布网络的设计是至关重要的。PDN包含了从调整模组到晶片的衬垫，然后到晶片上的金属层，这些金属层将本机电压与回路电流分布在晶片上。PDN的主体部分是电压稳定模块，本体电容器，陶瓷去耦电容，印刷电路板（包含供电平面和接地平面），封装等。
PDN的设计目标是为电路中的稳压电路提供一条通路，使电路中的电流在电路中不会有太多的脉动和噪音，并最终达到电路中的稳定电压。所以，在 PDN的设计中，怎样设计出一条低阻抗的通路，是非常重要的一环，通常情况下，在芯片的说明书上都会给出一个特定的阻抗数值，也就是所谓的“目标阻抗”。
从公式 Z=2πfL中，在更高的频率下，环路的电感 L受到阻抗的限制。因此，在展开 PCB设计的时候，必须要考虑到，怎样的设计才能降低 PDN路径上的回路电感，这样在高频时，回流路径上的阻抗才可以低于目标阻抗，与 PCB的电源完整性设计要求相一致[3]。
（二）PDN仿真及仿真结果分析
将影响 PDN阻抗的因素作为变量，使用仿真工具 Power SI对 PDN进行频域上的仿真，观察其频率阻抗曲线，对比不同的电源平面和地平面距离对 PDN阻抗的影响。
将修改前后的 PCB堆层结构进行对比，电源层、地层和信号层的相对位置不变，唯一改变的是第2层地层和第5层电源层之间的垂直距离，距离改为0.53 mm。最高阻抗为78 Q的曲线是修正前 PCB堆叠结构模拟获得的频率阻抗曲线，而最高阻抗为50 Q的曲线是修正后 PCB堆叠结构获得的频率阻抗曲线。通过对比模拟结果，也就是 PCB在进行 PDN设计时，应该尽可能地让电源和其相应的接地平面相邻，并尽可能地接近，这样就可以减少平面之间的回路电感，降低电源和接地平面的阻抗，使得 PCB的设计能够达到电源完整性的要求。
结语
在印刷电路板的设计过程中，采用了向前的思路，首先对印刷电路板的总体层数和各种类型的层数进行了分析；其次，从信号、电源和地层三个方面，分析之间的相互关系，以及对 PCB电路的影响；在此基础上，以 PDN架构为切入点，以 PCB为例，对其进行模拟，以此为基础，以 PCB为例，对其进行模拟，以验证其有效性。在此基础上，提出一种新的解决方案，即在移动终端上实现更高的工作频率，对印刷电路板和供电的完整性进行了研究。
参考文献：
[1] 彭大芹,许海啸,谷勇,等. 高速电路PCB及其电源完整性设计[J]. 自动化仪表,2016,37(3):5-8.
[2] 张永丽. 高速电路设计及其信号完整性分析[D]. 电信科学技术研究院,2005.
[3] 苏良碧. 高速PCB电源完整性设计与分析[D]. 内蒙古:内蒙古大学,2011.
