高效率低成本嵌入式闪存存储器的测试方案
钱亮
生成PDF 清样下载 引用

复制成功

导出题录

参考文献( GB/T 7714-2015 ) 复制

钱亮,. 高效率低成本嵌入式闪存存储器的测试方案[J]. 电路系统研究,2020.8. DOI:.
摘要:
嵌入式闪存测试不同于传统的存储器测试,它是将内建自测试和传统存储器测试相互结合的专业测试。在传统嵌入式闪存测试方法 JTAG 接口的基础上,通过对测试接口和测试方法的不断创新和优化,从五个测试信号、四个测试信号、三个测试信号、二个测试信号,最终达到一个测试信号实现整个闪存所有功能可测试的终极测试方案。不断创新和优化的测试方法,实现了在低成本和测试硬件资源有限的测试机上持续提高嵌入式闪存测试的同测数,从而极大地提升了嵌入式闪存的测试效率、缩短测试的生产周期和降低闪存测试的成本。
关键词: 集成电路测试;嵌入式闪存;JTAG接口
DOI:
基金资助:

》在线投稿系统

*文章题目:
*作者姓名:
*电子邮箱:
*通讯地址:
*联系方式:

  备      注:

*上传稿件:

支持上传.doc,.docx,.pdf,.txt,.wps文件

投稿须知:

1、审稿结果将于1~7个工作日以邮件告知,请注意查收(包含录用通知书、审稿意见、知网CNKI查重报告)。

2、提交投稿后,若7个工作日之内未接到录用通知,则说明该文章未被录用,请另投他刊。

3、凡投寄本刊稿件,如在内容上有侵权行为或不妥之处,均应文责自负。本刊有权对来稿进行文字编辑、加工和修改,如不同意,请附说明,以便妥善处理。

4、多作者文稿署名时须征得其他作者同意,排好先后次序,通知用稿后不再改动。

5、凡投往本刊稿件一经录用发表,其版权归本刊所有。

6、本刊已全文录入中国知网、万方、维普等数据库,如作者不同意被收录,请提前申明,未申明者,本刊一律视为同意被收录。

7、请勿一稿多投。